• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1986006522A1
    申请号:PCT/JP1986/000201
    申请日:1986-04-23
    公开日:1986-11-06
    发明作者:Mitsuo Kurakake；Shoichi Otsuka
    申请人:Fanuc Ltd；
    IPC主号:G06T1-00
    专利说明:
    [0001] 明 細 書
    [0002] 画像処理装置
    [0003] 技 術 分 野
    [0004] *発明は、 デ ィ ジ タ ル化された画像情報を並列デ ー タ と し て転送制御 して画像演箕処理を行な う画像処理装置 に関する 。
    [0005] 背 景 技 術
    [0006] 産業 D ポ ッ ト の カ メ ラ ア イ な どに使用 される テ レ ビ 力 メ ラ な どの撮像装置 に よ って撮像されて得 られた画像に は、 マ ス ク処理や特徴抽出などの各種の 目 的で、 処理対 彔 と な る 1 フ レ ー ム分の画素データ の各 々 に対 し論理稜 演算、 論理和演算な ど種 々の論理演算を旄すこ と が必要 と され る 。
    [0007] 第 4 図は、 デ ィ ジ タ ル化された画像情報を記憶する フ レ ー ム メ モ リ 4 0 と の 間でデ ー タ の入出力制御を行 な い 、 た と え ば ビデ オデ イ ジ タ イ ザか ら供給 された画像 デー タ に演算処理を旄すと と も に T V モニ タ な どに画像 出力を行な う よ う に した画像処理装置に おける 転送制街 部を示 してい る 。
    [0008] 図に おいて、 4 1 は、 画像情報に種 々 の論理演算を施 す演算装置 （ Co-Processor) であ り 、 高速デー タ バ ス を 介 し てた と えば 1 0 M Hzのク ロ ッ ク レー ト で演箕処理が 行なわれる 。 と こ ろが ビデオデ イ ジタ イ ザや T V モ ニ タ での掃引速度は通常 それよ リ 遅 く 、 したがっ て フ レ ー ム メ モ リ 4 0 の 1 行分の画像デー タ を並列デー タ と し て書 き込み と読出 し を行 な う シ リ ア ルア ク セ ス メ モ リ （ S A M ) 4 2 を利用 し て ビデオデ ィ ジタ イ ザや T V モニ タ と のデー タ のや り と リ をするには、 F I F O ( フ ァ ー ス ト イ ン フ ァ ー ス ト ア ウ ト メ モ リ ） などデー タ転送速度を変 換する ための メ モ リ 4 3 、 4 4 を S A M 4 2 の入出力側 に設け なければな ら なかった。 また、 ア ク セ ス制铟部 4 5 で高速に メ モ リ ア ク セ ス し レ ジ ス タ 4 6 及びマ ル チ プ レ ク サ 4 7 を介 して演算装置 4 1 とデー タ の授受を行 な う ため に 、 使用する メ モ リ 4 3 、 4 4 の容量が大き く な リ 、 あ る いは外部バ ッ フ ァ メ モ リ を必要 と した。
    [0009] *発明は、 こ う し た問題点を解消すべ く なされた も の で 、 演算装置 での高速演算能力 を 損 な う こ と な く 、 フ レ ー ム メ モ リ の周辺回路の構成を箇略化 した画像処理装 置を提供する こ と を 目 的と している。
    [0010] 発 明 の 開 示
    [0011] *発明は、 デ ィ ジ タ ル化された画像情報を記憶する フ レ ー ム メ モ リ と の間でデータ の入出力制御を行ない、 供 紿 された画像に演算処理を施すと と も に画像出力を行 な う よ う に した画像処理装置に おいて 、 前記フ レ ー ム メ モ リ と の間で並列デー タ の書き込み読出 し を行な う記億部 と 、 こ の記億部におけ るデータ転送制铒の同期 ク ロ ッ ク を複数の周波数 に切換え て供給す る ク σ ッ ク 切換回路 と 、 前記ク ロ ッ ク切換回路に よ る周波数の切換に よ り 前 記記億部 と演算処理部 と の間あるいは画像入出力部 と の 間で必要な転送 レ ー 卜 に変換 してデー タ を入出力する 入 出力制御回路 と を具備 している。
    [0012] したがっ て *発明 に よれば、 デ ィ ジタ ル化 された画像 情報を記憶す る フ レ ー ム メ モ リ に 、 並列デー タ を高速で 読出 し書き込みがで き る記憶部たと えば シ リ ア ル ァ ク セ ス メ モ リ S A Mを接続 して、 こ の S A M の シ フ ト ク π ッ ク を切 り 換え る こ と に よ っ て、 外部バ ッ フ ァ メ モ リ な し で画像情報を転送す る こ とができ る画像処理装置が提供 でき る 。
    [0013] 図面の箇単な説明
    [0014] 第 1 図は、 本発明 の一実 ¾例を示すブ ロ ッ ク 図、 第 2 図は、 同実施例中の ク ロ ッ ク切換回路の具体的構成を示 す図、 第 3 図 （ a ) ， ( b ) は、 同実施例の動作 タ イ ミ ン グ を 示す図 、 第 4 図は 、 従来装置 の ブロ ッ ク 図であ る。
    [0015] 発明 を実施するための最良の形態 以下、 *発明の一実施例について図面 を参照 し なが ら 詳細に説明す る。
    [0016] 第 1 図は、 *発明 の実施例装置の回路構成を示 し、 フ レ ー ム メ モ リ 1 か ら画像情報を並列に取 り 出 し て所定の 論理演算な どを施 し画像演算処理を行な う画像 ½理装置 の要部ブ ロ ッ ク 図で あ る。
    [0017] 上記 フ レ ー ム メ モ リ 1 は、 デ ィ ジ タル化された画像情 報を例えば 1 2 8 ( M ) X 2 5 6 ( N ) 個の画素デー タ と し て記億す る M行 、 N 列 の フ レ ー ム メ モ リ であ り 、 デ ー タ ト ラ ン ス ミ ッ タ Z レ シ 一 バ 2 *·介 し て シ ス テ ム / P86/00201 一
    [0018] デー タ バ ス 3 につながるデー タ入出力端子、 シ リ ア ルァ ク セ ス メ モ リ （ S A M ) 4 に つ なが る デー タ 入出力端 子、 マルチプ レ ク サ 5 の出力につながる ァ ド レ ス端子 と チ ッ プセ レ ク ト 端子、 ア ク セ ス制御回路 6 につながる ラ イ ト イ ネ 一ブル端子 と ト ラ ン ス フ ァ端子を有す る。
    [0019] S A M 4 は 、 フ レ ー ム メ モ リ 1 と の間で 1 行分の画素 デ ー タ の授受を 列 に行 な う も の で あ リ 、 1 画素が 8 ビ ッ ト の場合、 8 X 2 5 6 *の信号線 に よ り 接練 されて い る 。
    [0020] ア ク セ ス制御回路 6 には、 2 4 MHzの ク D ツ ク C !L K が供給 され、 かつコ ン ト ロールノく ス 7 を介 し て画像処理 な どを指今する プロ セ ッ サ 8 が接铳ざれて い る 。 ま た 、 マルチ プ レ ク サ 5 は、 ア ド、 レ ス ノく ス 9 を介 し て上記プ t3 セ ッ サ 8 と接铳 され、 フ レ ー ム メ モ リ 1 の 1 画素の指定 ア ド レ ス と 、 画像デー タ の微量ディ ジ タ ィ ザ （図示 し な い） あ る いは演算装置 （たとえば後述の演算回路 1 2 ) か ら 1 行分の全ての画素を同時に指定する ア ド レ ス と を 選択的 に フ レ ー ム メ モ リ 1 に加える。
    [0021] フ レ ー ム メ モ リ 1 の 1 行分の画素デー タ を記憶する だ け の段数を も つ S A M 4 では 、 フ レ ー ム メ モ リ 1 と の間 で 1 行分の画素デー タ の並列転送を行な う こ と ができ 、 マルチ プ レ ク サ 1 0 を介 して ビデオデ ィ ジ タ ィ ザか ら の 画素デー タ が入力 される と と も に、 レ ジ ス タ 1 1 を介 し て 、 演箕回路 C Co-Processor) 1 2 に画素デー タ を出力 する も のであ る 。 こ の演算回路 1 2 は、 マルチ プ レ ク サ 1 0 と 接統されて、 そ の演箕処理結果を再び フ レ ー ム メ モ リ 1 に書込む こ と ができ る。
    [0022] ク ロ ッ ク 切巷回路 1 3 は、 1 O MHzと 6 M Hzの 2 通 り の ク ロ ッ ク が供給されて 、 S A M 4 を制御する シ フ ト ク ロ ッ ク S C L K の周波数を切 り 換える も の で 、 こ の S C L K が加え られる毎に その内容を顬次 1 画素デー タ分だ け右方向に シ フ ト さ せている。 こ う して S A M 4 の画素 デー タ は、 レ ジ ス タ 1 1 を介 して演算回路 1 2 に転送 さ れる と と も に 、 レ ジ ス タ 1 4 を介して例えば T V モニ タ な どの画像出力装置に も転送されている 。 すな わ ち、 こ れ ら レ ジ ス タ 1 1 、 1 4 は、 S A M 4 の出力制铒回路 を 構成す る も の で 、 それぞれ 1 O MHz、 6 MHzの ク ロ ッ ク に同期す る画素デー タ の転送 レ ー ト を制御 し てい る 。
    [0023] 第 2 図は、 上記ク ロ ッ ク切替回路 1 3 の具体的な回路 構成を示すも の で 、 オアゲー ト 2 0 、 2 つ のア ン ドゲ 一 ト 2 1 、 2 2 お よび 2 つのフ リ ッ プフ ロ ッ プ 2 3 、 2 4 カゝ ら な る。
    [0024] ア ン ドゲー ト 2 1 の 3 つの入力端子に は、 それぞれ 6 M Hzの ク ロ ッ ク 、 6 M Hzの選択信号およ びゲー ト 制御信 号が供給 され る。 ま た、 ア ン ド ゲー ト 2 2 の 3 つの入力 端子に は、 それぞれ 1 O MHzの ク ロ ッ ク 、 1 O MHzの選 択信号お よびゲー ト 制御信号が供給される。 これ らア ン ドゲー ト 2 1 、 2 2 の出力は、 オアゲー ト 2 0 を介 し て S A M 4 に供給 されてお り 、 S A M 4 を利用 し て ビデ オ デ ィ ジ タ イ ザや T V モニタ と のデー タ のや り と リ をす る と き に は、 フ リ ッ プ フ ロ ッ プ 2 3 のセ ッ ト 出力でア ン ド ゲー ト 2 1 を開き 、 S A M 4 を 6 MHzの ク 口 ッ ク で動作 させ、 演箕回路 1 2 と のデー タ入出力の時には 、 S A M 4 を 1 O M Hzで動作させる よ う に してい る
    [0025] な お 、 フ レ ー ム メ モ リ 1 の ア ク セ ス制御回路 6 は、 2
    [0026] 4 MHzで動作 させて 、 S A M 4 と フ レ ー ム メ モ リ 1 と の 間でのデー タ 転送は 2 4 MHzに同期化させて実行 されて い る。
    [0027] 第 3 図 （ a ) は、 6 MHz選択時の切替回路 1 3 か ら S A M 4 への シ フ ト ク ロ ッ ク （ S A Mク ロ ッ ク ） を示 し て い る 。 こ の と き 、 選択信号は 、 " 1 " に 固 fe； れる か、 図示の よ う なゲー ト 制铒信号を用意する こ と で 、 6 M Hz か ら 3 MHzに切換えて S A Mク ロ ッ ク を発生 さ せる こ と も でき る 。
    [0028] また、 第 3 図 （ b ) は、 1 0 MHz選択時の切換回路 1
    [0029] 3 か ら の S A M ク ロ ッ ク を示 し て い る 。 図示の よ う な ゲー ト 制御信号を用意する こ と で、 1 0 M Hzの ク π ッ ク か ら 1 ： 3 の割合で歯抜けされた S A M ク ロ ッ ク ¾発生 させる こ と も でき る 。 この と き、 選択信号は " 1 " に 固 定され る。
    [0030] なお、 上記実施例では、 フ レ ー ム メ モ リ 1 と の間での デー タ の転送に シ リ ア ルア ク セ ス メ モ リ S A M 4 を使用 する場合について説明 したが、 他のメ モ リ ア ク セ ス を行 な う 回路を使用 した と き でも同様であ り 、 デー タ転送制 御の同期 ク ロ ッ ク を切 り 換える こ と に よ つ て、 外部バ ツ フ ァ メ モ リ な し で画像情報を転送する こ と がで き る も の であ る 。
    [0031] 産業上の利用可能性
    [0032] 本発明に係 る画像 ½理装置に よれば、 演箕装置での高 速演算能力を損な う こ と な く 、 フ レ ー ム メ モ リ の周辺回 路の構成を簡略化す る こ とができる。 そ して、 こ の画像 処理装置は ロ ボ ッ 卜 のハ ン ド先端などに設けた カ メ ラ ァ ィ に よ り 得 られる画像情報を処理する場合な ど、 産業 口 ボ ッ ト に おけ る画像処理に使用 される のみな らず、 ヮ 一 ドプ ロ セ ッ サ、 コ ン ピ ュ ー タ を使用 した製図シ ス テ ム な どに使用 して有益であ る。
    权利要求:
    Claims請 求 の 範 囲
    ( 1 ) デ ィ ジ タ ル化 された S像情報を記憶する フ レ ー ム メ モ リ と の藺でデー タ の入出力制铒を行ない、 供給され た画像に演箕 &理を施すと と も に画像出力を行な う よ ラ に した画像処理装置は、 次を含む ：
    前記 フ レ ー ム メ モ リ と の間で並列デー タ の書 き込み読 出 し を行な う記憶部 ；
    前記記億部におけ る データ転送制街の同期 ク D ッ ク を 複数の周波数に切換えて供給する ク D ッ ク切換回路 ； 前記 ク ロ ッ ク 切換回路に よ る ク ロ ッ ク 周波数の切換 に よ り 前記記憶部 と演算 &理部との間あ る いは画像入出力 部 と の間で必要な転送 レ ー ト に変換 してデー タ を入出力 する入出力制御回路。
    ( 2 ) 前記記憶部は、 前記フ レ ー ム メ モ リ の 1 行分の画 像デー タ を並列デー タ と して書き込み と 読出 し を行な う シ リ ア ル ア ク セ ス メ モ リ であ る こ と を特徴 と する前記請 求の範囲第 （ 1 ) 項に記載の画像処理装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5785520B2|2015-09-30|画像形成アレイ用ホストインタフェース
    US5943064A|1999-08-24|Apparatus for processing multiple types of graphics data for display
    DE60103965T2|2005-07-07|Aktualisierung von Rasterbildern in einem Anzeigegerät mit einem Bildspeicher
    US5530873A|1996-06-25|Method and apparatus for processing interruption
    US4490786A|1984-12-25|Vector processing unit
    EP0373291B1|1997-02-26|Digital signal processor
    CA1212480A|1986-10-07|Parallel processor
    US4688197A|1987-08-18|Control of data access to memory for improved video system
    JP3598321B2|2004-12-08|異なる周波数で動作するバス間でやりとりされるバッファリングデータ
    US5291582A|1994-03-01|Apparatus for performing direct memory access with stride
    US4442485A|1984-04-10|Dynamically buffered data transfer system for large capacity data source
    RU2134447C1|1999-08-10|Устройство пересылки данных и видеоигровое устройство, в котором оно используется
    US4622632A|1986-11-11|Data processing system having a pyramidal array of processors
    US5038300A|1991-08-06|Extendable-size color look-up table for computer graphics systems
    US5335321A|1994-08-02|Scalable multimedia platform architecture
    KR100902765B1|2009-06-15|선입 선출 메모리 시스템 및 그 방법
    US4110823A|1978-08-29|Soft display word processing system with multiple autonomous processors
    US20020126125A1|2002-09-12|Graphic processing apparatus and method
    EP0169709B1|1990-06-13|Real time processor for video signals
    US6693640B2|2004-02-17|Image processing apparatus and image processing system using the apparatus
    DE69432886T2|2004-06-03|Datenverarbeitungssystem
    EP0458926B1|1995-10-25|Dual port, dual speed image memory access arrangement
    US5065346A|1991-11-12|Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data
    US5854620A|1998-12-29|Method and apparatus for converting monochrome pixel data to color pixel data
    EP0252911B1|1991-12-27|Programmierbare schaltung zur steuerung einer flüssigkristallanzeige
    同族专利:
    公开号 | 公开日
    JPS61251970A|1986-11-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1986-11-06| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    1986-11-06| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]